EPI (Epitaxy) proces je ključna tehnologija rasta u poluvodiču . IT epitacije. itd. .
1. Definicija EPI procesa
Epitaksija (rast epitakse) odnosi se na rast istih ili različitih materijala duž rešetke na kristalnoj supstratu (obično jednokristalni silicijum) s postojećom rešetkom za formiranje novog sloja za jednokristalan s istom kristalnom orijentacijom kao supstrat .
2. Glavna svrha EPI procesa
| Svrha | Ilustrirati |
| Poboljšani kristalni kvalitet | Pružanje visokokvalitetnih slojeva rasta niskog oštećenja |
| Kontrola doping koncentracije i vrste | Regija koja je niža (niska dopirana) ili više dopirana od podloge, formirajući drift region . |
| Predstavljamo inženjering soj | Uvođenje Sige ili stresora u EPI sloj radi poboljšanja mobilnosti nosača (poput napetog silikona) |
| Pruža sloj izolacije uređaja | Podržava formiranje vertikalnih izolacijskih slojeva u Soi, Bicmosu i drugim konstrukcijama |
| Podržava strukture visokog napona |
Na primjer, LDMOS i IGBT zahtijevaju debeli, slabo dopirani epi sloj kao i drift regije za povećanje raskidnog napona .
|
3. EPI klasifikacija procesa
1. Klasifikacija prema vrsti materijala
| Vrsta | Opisati |
| Si Epi | Najčešći, jednokristalni silikonski epitaksijski sloj |
| Sige Epi | Epitaksijalni slojevi silicijuma Germanium-Doped za naprezanje naprezanja ili RF uređaja |
| SI: C Epi | Epitaksijalni sloj od ugljičnog dopiranog silikona za ograničavanje difuzije bora (PMO) |
| III-V EPI | Gaas, INP, itd. ., uglavnom se koristi u optoelektronskim uređajima, brzim uređajima (obično nisu u glavnoj liniji CMOS) |
2. Klasifikacija doping tipa
| Vrsta | Opisati |
| N-tipa EPI | Fosfor / Arsenić dopirani, pogodan za drift sloj elektroenergetskih uređaja kao što su N-LDMOS |
| P-Type EPI | Boron doping, pogodan za strukturu CMOS uređaja P-Type CMOS |
| Intrinsic Epi | Vrlo nizak doping, blizina intrinzičkog silikona, za primjenu visokog napona |
3. Klasifikacija strukturnim oblikom
| Vrsta | Ilustrirati |
| Jednoslojni EPI | Jedna debljina / doping struktura |
| Multilayer EPI | Ocjenjivo doping, poput naizmjeničnih P / N slojeva potrebnih za SuperJunction SJ MOSFET konstrukcije |
| Selektivni EPI | Rastu samo u lokalnim područjima vafla (kao što su izvor / odvod), koji se koriste za FINFET ili napete strukture |
4. Pregled protoka EPI procesa
Priprema podloge:
- polirano čišćenje od silikona (čišćenje RCA);
- uklonite originalni oksidni sloj (HF ili HCL gas);
- Površinsko smanjenje za čišćenje Si (100) gole površine
Kristalni rast (epitacionalna reakcija):
-Koristi proces CVD (hemijskog pare);
-Kommanski reakcijski plinovi:
-Sih₄ (silane), sicl₄, hcl
-Doping gas: ph₃ (fosfor), b₂h₆ (boron), ash₃ (arsenic)
Parametri kontrole procesa:
-Memperatura: 900 stepeni ~ 1200 stepeni (vrući zidni ili hladni zidni reaktor)
-Presure: niski pritisak ili atmosferski pritisak;
-Prowth stopa:<1μm/min (strict requirements on thickness/uniformity)
Nakon obrade:
-Test Debljina uniformnost, doping distribucija;
--Step mjerenje visine;
- analiza oštećenja od strane (E . g . koristeći optiku / SEM / AFM / iC za otkrivanje kristalne dislokacije)
5. Common EPI scenariji aplikacija
1. Uređaji za napajanje (LDMOS, IGBT, dioda)
Nizak doping, debeli epi sloj formira regiju Drift;
Povećajte napon proboja i smanjite gubitak izvodljivosti .
2. FINFET / CMOS uređaji sa visokim performansama
Selektivni Sige Epi u izvoru / odvodu;
Uvođenje naprezanja, poboljšanje mobilnosti i smanjenje otpora .
3. RF uređaji (RF CMOS, HBT)
Precizno kontrolirani Sige Epi sloj formira heterogene strukture (kao što su Sige HBT);
Pruža bolji frekvencijski odgovor i karakteristike niske buke .
6. Izazovi EPI procesa
| Izazov | Ilustrirati |
| Kontrola oštećenja rešetke | Epi sloj mora održavati nisku gustoću dislokacije (E . g . TDD <1e4) |
| Doping precizna kontrola | Da bi se postiglo <5% varijacije, posebno u višeslojnim konstrukcijama |
| Čistoća sučelja | Nečistoće / oksidacije sučelja mogu uzrokovati kristalnu neusklađenost i električnu degradaciju |
| Korak Kontrola visine / stepenica | Visoki zahtjevi za naknadnu fotolitografiju i ravnost |
| Trošak | EPI oprema je skupa, sporo i skupo |
7. Odnos između EPI-ja i drugih tehnologija
| Tehnologija | Relacija |
| Soi | EPI se može uzgajati na silikonskim slojevima za izradu uređaja |
| Finfet | Izvor / odvod često koristi selektivni EPI za uvođenje naprezanja |
| Super Junction | Više slojeva naizmjeničnih p / n tipa EPI slojeva formiraju visokonaponski mos strukturu |
| CMOS visokog napona | EPI sloj predstavlja visokonaponski drift region i zajednički optimizira RON i BV sa sahranjenim slojem |
Sažeti
| Projekat | Sadržaj |
| Svrha | Pružanje visokokvalitetnih, doping-kontroliranih pojedinačnih kristalnih konstrukcija |
| Način | Kemijski taložnik pare (CVD) Pojedinačna kristalna epitaksija na kafićima |
| Primjena | Visoki naponski uređaji, RF, FINFET, SOI, električni uređaji itd. . |
| Izazov | Kristalni nedostaci, doping tačnost, površinska ravnost, trošak |